新思科技交付业界首个符合PCIe5.0和CXL2.0规范的完整性和数据加密安全IP核模块

要点：

DesignWare完整性和数据加密安全模块为使用PCI Express5.0或CXL 2.0架构的SoC提供数据传输保护

通过预先验证面向PCI Express技术和CXL的DesignWare控制IP核，实现快速集成并降低风险

通过AES-GCM进行有效加解密和身份验证，有助于确保高性能系统的数据机密性和完整性

新思科技(Synopsys， Inc。， 纳斯达克股票代码：SNPS)近日宣布正式推出DesignWare完整性和数据加密(IDE)安全模块，以协助使用PCI Express(PCIe)5.0架构或Compute Express Link(CXL)2.0接口进行高性能计算(HPC)SoC设计的开发者防范数据篡改和物理攻击风险。DesignWare IDE安全模块通过基于AES-GCM算法的高效加解密和身份验证方式来保护敏感数据，同时满足PCIe 5.0规范和CXL 2.0 IP核的性能和延迟要求。DesignWare IDE安全模块的设计符合最新的PCIe 5.0规范和CXL 2.0接口标准，并使用新思科技的DesignWare控制器IP核进行设计和验证，以加速SoC集成。

PCI-SIG主席兼总裁Al Yanes表示：“PCIe 5.0规范中的IDE加密功能符合行业标准设计要求，并可以根据安全需求的演变进行灵活扩展。新思科技通过提供符合PCIe 5.0规范的接口和安全IP核独特组合，协助开发者在系统中快速实现必要的安全功能。”

CXL 联盟主席Jim Pappas表示：“安全性是所有技术成功的基石，将IDE安全功能添加到CXL 2.0规范能够有效支持创建更安全的生态系统。我们很高兴能够得到新思科技作为CXL联盟成员的支持，协助开发者将安全功能集成到先进的云服务和高性能计算系统中。”

新思科技IP核营销和战略高级副总裁John Koeter表示：“随着超大规模云数据中心内的互联网流量迅猛增长，安全性对于保护这些系统中的数据传输变得至关重要。新思科技的创新DesignWare IDE安全IP核模块与我们面向PCIe 5.0技术和CXL 2.0的DesignWare控制器相结合，让开发者在芯片级将符合标准的安全功能集成到高性能云计算系统中，从而大大降低风险。”

供货情况和其他资源

面向PCI Express 5.0架构和CXL 2.0的DesignWare IDE安全IP核模块现已可用。面向PCI Express 5.0技术和CXL 2.0的DesignWare控制器、PHY和验证IP核现在也已可用。

下载面向PCIe 5.0架构或CXL 2.0的DesignWare IDE安全IP核数据表

了解更多有关面向云计算/HPC SoC的DesignWare IP核

阅读新思科技博客了解更多有关DesignWare IDE安全IP核模块的信息